Tero Säntti
D.Sc. (Tech.)
teansa@utu.fi Joukahaisenkatu 3-5 Turku |
Asiantuntijuusalueet
FPGA, Avaruus, Kuvantaminen, Säteily, Sulautetut Järjestelmät
FPGA, Avaruus, Kuvantaminen, Säteily, Sulautetut Järjestelmät
Biografia
D.Sc. (Tech.) 2008, Microelektroniikka.
Yliopistohommien lisäksi toimin myös teollisuudessa:
- Aboa Space Research Oy, Senior Engineer, Hallituksen Puheenjohtaja
- Kovilta Oy, Lead FPGA Architect
Tutkimus
Kaikkea FPGA-piireihin liittyvää, varsinkin niiden käyttö avaruudessa ja/tai kuvantamisessa.
Opetus
- 2010 - 2012, FPGA Prototyping, (5 ECTS)
- 2009 - 2011 Sulautetut prosessorijärjestelmät (Embedded Processor Systems), (5 ECTS)
- 2005 - 2008 Mikroprosessoripohjaiset järjestelmät (Microprocessor Based Systems), (5 ECTS)
- 2007 Embedded Virtual Machines on FPGAs (6 / 3 ECTS), post-graduate level course
- 2006 Special Course on Floating Point Arithmetics, (3 ECTS)
- 2006 Special Course on External Funding, (2 ECTS)
Näiden lisäksi olen osallistunut opetukseen vuodesta 1998. Pääosin demojen ja harjoituseten pitämistä, ainakin seuraavilla kursseilla: Microprocessors, Digital Teaching Media, Analog Electronics II, Design of Electronic Equipment, Analog Electronics I, Multimedia Algorithms, LSI Circuit Design, Circuit Theory I and Basic Electronics.
Julkaisut 
4/6
- Tree-Model Based Contention-Aware Task Mapping on Many-Core Networks-on-Chip (2012) Yang Bo, Guang Liang, Säntti Tero, Plosila Juha
(A1 Vertaisarvioitu alkuperäisartikkeli tieteellisessä lehdessä ) - Tree-Model Based Contention-Aware Task Mapping on Many-Core Network-on-Chips. (2011) IEEE Yang Bo, Guang Liang, Säntti Tero, Plosila Juha
(A4 Vertaisarvioitu artikkeli konferenssijulkaisussa) - A Dynamic Fault-Tolerant Remapping Algorithm Based on Tree-Model of Network-on-Chip (2010)
- Proceedings : Design, Automation, and Test in Europe Conference and Exhibition
(A4 Vertaisarvioitu artikkeli konferenssijulkaisussa) - An Improved Hardware Acceleration Scheme for Java Method Calls (2010) Norchip 2010 Säntti T, Tyystjärvi J, Plosila J
(A4 Vertaisarvioitu artikkeli konferenssijulkaisussa) - Efficient Bytecode Optimizations for a Multicore Java Co-Processor System (2010) 2010 12th Biennial Baltic Electronics Conference (BEC2010) Tyystjärvi J, Säntti T, Plosila J
(A4 Vertaisarvioitu artikkeli konferenssijulkaisussa) - Heap Access Optimizations for a Hardware-Accelerated Java Virtual Machine (2010) 2010 International Symposium on System-on-Chip Tyystjärvi J, Säntti T, Plosila J
(A4 Vertaisarvioitu artikkeli konferenssijulkaisussa) - Multi-Application Mapping Algorithm for Network-on-Chip Platforms (2010) Proc. of the 26th IEEE Convention of Electrical and Electronics Engineers in Israel (IEEEI) Yang B, Guang L, Xu T C, Säntti T, Plosila J
(A4 Vertaisarvioitu artikkeli konferenssijulkaisussa) - Multi-Application Multi-Step Mapping Method for Many-Core Network-on-Chips Platforms (2010) Proc. of the 28th IEEE Norchip Conference (NORCHIP 2010) Yang B, Guang L, Xu T C, Yin A W, Säntti T, Plosila J
(A4 Vertaisarvioitu artikkeli konferenssijulkaisussa) - Parallel Performance Evaluation of a Multicore Java Co-Processor System (2010) "DATE 2010 Workshop ""Designing for Embedded Parallel Computing Platforms: Architectures, Design Tools, and Applications""" Tyystjärvi J, Säntti T, Plosila J
(A4 Vertaisarvioitu artikkeli konferenssijulkaisussa) - Tree-Model Based Mapping for Energy-Efficient and Low-Latency Network-on-Chip (2010) Proceedings of 13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS) Yang B, Xu T C, Säntti T, Plosila J
(A4 Vertaisarvioitu artikkeli konferenssijulkaisussa)
Turun yliopiston Tutkimustietojärjestelmän portaali